Design and simulation of FPGA-based serial data control for a readout control in a calorimeter

Abstract

ABSTRACT

The readout control of the calorimeter of former ZEUS detector uses serial data input to preset the controlling bits in the RAM unit of the table control sub-module of the readout control. Programmable Gate Array (FPGA) was used to configure a table control sub-module of the readout control using hardware descriptive language (HDL) Verilog. In this paper, the configuration and simulation result serial data in  the FPGA-based table control is described.

 ABSTRAK 

Sistem kawalan ‘readout’ di calorimeter pengesan ZEUS menggunakan data masukan siri yang diguna untuk preset bit-bit kawalan dalam unit RAM di dalam modul kawalan ‘table’  sebagai sub-modul system kawalan ‘readout’. Programmable Gate Array (FPGA) telah digunakan untuk membina susunatur modul kawalan ‘table’ dengan menggunakan bahasa huraian peranti (HDL) Verilog. Dalam kertas ini, susunatur dan hasil simulasi data siri dalam modul kawalan ‘table’ berasaskan FPGA dihuraikan.